掃碼關注
一個layout工程師學習信號完整性之路
造成電源完整性的問題有很多，之前也和大家分享過一些。但這些問題都不是獨立的，他們之間的原理是互通，可能解決了這個問題另外一個問題就解決了?？赡軐τ谶@個SSN在我們實際的LAYOUT或者測試工程師接觸的較少，因為我們平常對于電源比較關心的是直流壓降和交流阻抗，測試方面可能就是紋波之類的。本人是在無意間接觸到了這個概念，所以也從仿真中和查看書籍中簡單總結一下，如下：
一、同步開關噪聲定義
二、同步開關噪聲的分析
三、減小SSN的方法
1）減小信號的電源和地平面的阻抗
2）減小電源和地的回路電感
3）合理分配芯片的信號、電源和地引腳的數量比值
4）在芯片電源和地引腳附件添加合理的去耦電容
以上資料主要是本人在仿真流程中和網絡搜索整理而成，
同時也參考了《Cadence 高速電路設計》
如有雷同或錯誤，希望各位大神留言指正，感謝?。?！
