<p id="zbb5z"></p>
    <pre id="zbb5z"></pre>

      <pre id="zbb5z"><ruby id="zbb5z"><mark id="zbb5z"></mark></ruby></pre>
        <ruby id="zbb5z"></ruby>
        <pre id="zbb5z"></pre>
          <p id="zbb5z"><dfn id="zbb5z"></dfn></p>

            <p id="zbb5z"><mark id="zbb5z"><thead id="zbb5z"></thead></mark></p><output id="zbb5z"></output>

                <pre id="zbb5z"><del id="zbb5z"></del></pre>
                <p id="zbb5z"></p>
                <pre id="zbb5z"></pre>

                  <ruby id="zbb5z"></ruby>

                    <p id="zbb5z"><mark id="zbb5z"><th id="zbb5z"></th></mark></p>

                            <del id="zbb5z"></del><pre id="zbb5z"></pre>

                                  <pre id="zbb5z"></pre><del id="zbb5z"></del>

                                    <p id="zbb5z"><del id="zbb5z"></del></p>

                                    <pre id="zbb5z"><b id="zbb5z"></b></pre>

                                    <pre id="zbb5z"><mark id="zbb5z"></mark></pre>
                                    <output id="zbb5z"></output>

                                      <p id="zbb5z"><ruby id="zbb5z"><mark id="zbb5z"></mark></ruby></p>

                                        <pre id="zbb5z"></pre>

                                                <pre id="zbb5z"><b id="zbb5z"></b></pre>

                                                <ruby id="zbb5z"><b id="zbb5z"></b></ruby>
                                                <p id="zbb5z"></p>

                                                  <pre id="zbb5z"></pre><pre id="zbb5z"><b id="zbb5z"></b></pre>

                                                          <track id="zbb5z"><ruby id="zbb5z"></ruby></track>
                                                          <p id="zbb5z"></p>

                                                            <ruby id="zbb5z"></ruby>
                                                                    <ruby id="zbb5z"><b id="zbb5z"></b></ruby>
                                                                          <del id="zbb5z"></del>

                                                                            <p id="zbb5z"><del id="zbb5z"><thead id="zbb5z"></thead></del></p>
                                                                            <p id="zbb5z"></p>

                                                                            <p id="zbb5z"><cite id="zbb5z"></cite></p>
                                                                            <pre id="zbb5z"><ruby id="zbb5z"></ruby></pre><pre id="zbb5z"><b id="zbb5z"></b></pre>

                                                                              <del id="zbb5z"></del>

                                                                                <p id="zbb5z"></p>

                                                                                <big id="zbb5z"><ruby id="zbb5z"></ruby></big>
                                                                                <output id="zbb5z"></output>

                                                                                  <ruby id="zbb5z"><b id="zbb5z"><thead id="zbb5z"></thead></b></ruby>
                                                                                  <p id="zbb5z"><cite id="zbb5z"></cite></p>

                                                                                      <output id="zbb5z"></output>
                                                                                        <p id="zbb5z"></p>
                                                                                          <ruby id="zbb5z"><b id="zbb5z"></b></ruby>

                                                                                            <p id="zbb5z"><del id="zbb5z"><thead id="zbb5z"></thead></del></p><pre id="zbb5z"></pre>
                                                                                            <pre id="zbb5z"><del id="zbb5z"><mark id="zbb5z"></mark></del></pre>

                                                                                            <p id="zbb5z"><cite id="zbb5z"></cite></p>
                                                                                            <p id="zbb5z"></p>

                                                                                                  0
                                                                                                  收藏
                                                                                                  微博
                                                                                                  微信
                                                                                                  復制鏈接

                                                                                                  PCB layout有DRC檢查,為什么還要用DFM?

                                                                                                  提問于
                                                                                                  2024-03-29 10:02

                                                                                                  最近硬件工程師同行提出疑問,在硬件設計過程中layout完成后有DRC檢查,已經對設計工藝規則做了檢查,那么DFM可制造性分析還有必要嗎?今天就為大家用一篇文章說明下DRC與DFM兩者的區別。

                                                                                                  可制造性設計 (DFM) 是一種設計驗證方法,與一組要求相關聯,這些要求可被視為基于嚴格的通過或失敗標準的設計規則,檢查 (DRC) 方法中的缺失的區域。這是因為 DFM 規則與 DRC 不同,它不直接負責單個設備的功能,而是廣泛用于解決工藝角上的裸片良率問題。同時,所有的設計規則都是為了確保高性能和利潤率。因此,DFM 和 DRC 規則之間的區別通常是有些令人困惑的。

                                                                                                  DRC和DFM檢查原則比較

                                                                                                  比較項

                                                                                                  DRC

                                                                                                  DFM

                                                                                                  檢查階段

                                                                                                  按設計規則,實時檢查layout設計過程

                                                                                                  在完成器件選型、器件布局、布線,試產前階段性評審

                                                                                                  檢查依據

                                                                                                  設計規則的約束

                                                                                                  設計規范、行業標準、IPC標準、航天/航空軍工標準

                                                                                                  檢查對象

                                                                                                  封裝焊盤、短路、連接性、高速走線、過孔、平面設計、絲印、禁布區

                                                                                                  基于實際可制造性及可組裝性,對PCB設計數據進行全面檢測

                                                                                                  檢查規則

                                                                                                  小于100項

                                                                                                  大于1000項

                                                                                                  檢查使用人員

                                                                                                  PCB設計人員

                                                                                                  PCB設計、工藝工程、品質工程、項目經理

                                                                                                  特點

                                                                                                  檢查嚴重設計失誤

                                                                                                  設計和工藝的橋梁,涵蓋PCB板廠制造和裝配制造檢查,發現設計和工藝不匹配因素,評估制造難度和風險

                                                                                                  重要性

                                                                                                  必須檢測

                                                                                                  必須檢測

                                                                                                  DRC檢測項(以Altium Designer為例)

                                                                                                  1.?Clearance Constraint (Gap=10mil) (All),(All)

                                                                                                  2.?間隙約束:也就是約束PCB中的電氣間距,比如阻容各類元件的焊盤間距小于規則中的設定值,即報警。

                                                                                                  可以分別設置走線(Track)、貼片焊盤(SMD Pad)、通孔焊盤(TH Pad)、過孔(Via)、覆銅(Copper)、絲印字符(Text)、孔(Hole),這些兩兩之間的間距都可以設置約束值。

                                                                                                  低速板一般間距是8-10mil

                                                                                                  高速板一般間距是4-5mi

                                                                                                  3.?Short-Circuit Constraint (Allowed=No) (All),(All)

                                                                                                  4.?短路約束:即禁止不同網絡的電氣相接觸。

                                                                                                  5.?Un-Routed Net Constraint ( (All) )

                                                                                                  6.?未布線網絡:網絡為實際走線。

                                                                                                  4. Modified Polygon (Allow modified: No), (Allow shelved: No)

                                                                                                  多邊形覆銅調整未更新。這項檢查是放置在電源分割、模擬地數字地分割時候,調整了分割范圍、邊框外形而未更新覆銅。

                                                                                                  5.Width Constraint (Min=6mil) (Max=100mil) (Preferred=6mil) (All)

                                                                                                  布線線寬約束:小于規則走線。

                                                                                                  6. Hole Size Constraint (Min=11.811mil) (Max=196.85mil) (All)

                                                                                                  孔大小約束:這個參數主要是影響到PCB制板廠對鉆孔工藝,對于設置太小或者太大的孔,制板廠未必會有這么細的鉆頭或者這么精準的工藝,同時也未必有太大的鉆頭。

                                                                                                  7. Hole To Hole Clearance (Gap=10mil) (All),(All)

                                                                                                  孔到孔之間的間距約束規則:有時候元器件的封裝有固定孔,而與另一層的元件的固定孔距離太近,從而報錯。

                                                                                                  8. Minimum Solder Mask Sliver (Gap=5mil) (All),(All)

                                                                                                  最小阻焊間隙:一般的在焊盤周圍都會包裹著阻焊層,組焊層存在的目的是生成工藝中,阻焊油、綠油的開窗范圍。

                                                                                                  9.?Silk To Solder Mask (Clearance=4mil) (IsPad),(All)

                                                                                                  10.?絲印到阻焊距離:絲印時一條在Topoverlay的導線(制板后,該絲印是在PCB板表面的,一般白色),與阻焊層距離太近。

                                                                                                  11.?Silk to Silk (Clearance=5mil) (All),(All)

                                                                                                  12.?絲印與絲印間距:絲印與絲印離得太近絲印會模糊。

                                                                                                  11. Net Antennae (Tolerance=0mil) (All)

                                                                                                  網絡天線:這個規則的是指某些網絡如果走線走到一半,并且走線長度超過設定值,而沒有另一頭接應,就形成天線效應。

                                                                                                  ebd8ed105fdf863781661cdc231e50.png

                                                                                                  DRC檢查也叫設計規則檢查,是PCB設計軟件(EDA)中用于在PCB Layout過程中實時檢查和發現與預定設計規范不符的設計。用于保證設計正確性和滿足常規設計規范為出發點,是PCB設計中不可缺少的部分?;贒RC的作用和目的,它的檢查項目一般不超過100個檢查細項。

                                                                                                  DFM檢測項(舉例)

                                                                                                  6385ca9fb54404b2d96e4c395baa0d.png265209db4b696eeb528e1713509fb7.png

                                                                                                  9dfd45a5faaac111a63d8f49a13df9.pngba955832e07ccd66696f5f6b790798.png

                                                                                                  948fbe87e7b50bdecc545d87708277.png

                                                                                                  DFM檢查稱為可制造性設計分析,是依據PCB設計數據通過DFM軟件檢測工具和實際制造工藝進行仿真,在制造前對PCB和PCBA進行全面的可制造性設計評審,第一時間發現設計的缺陷或不足、工藝難點、制造風險、設計和工藝的不匹配因素等,確保設計與工藝能力完全匹配,從實質上減少產品試產次數,節約生產成本,提升產品可靠性。

                                                                                                  DFM和DRC的區別

                                                                                                  1、DFM規則往往由生產工藝人員參與制定,而DRC規則由每個設計師自己定。

                                                                                                  2、DFM是檢查規則設置,一般與生產能力相關,具體關乎產品的可制造性。而DRC是因產品不同而規則不同。

                                                                                                  3、DFM是后檢查,而DRC是在線檢查。

                                                                                                  4、DFM更注重如何確保能順利生產加工出來,而DRC更多關注電氣規則DFM要考慮的方面比DRC多、更周全。

                                                                                                  5、DRC的錯誤是一定要改的,而DFM卻不一定,DFM檢測的問題點并不是絕對的一定不能制造,根據問題的類型、問題的重要性,為檢測每項評審要求定義“嚴重性”和“可能性”等級,從而有效的客觀應對。

                                                                                                  收藏 143 0 0

                                                                                                  凡億教育小億

                                                                                                  凡億教育打通了“人才培養+人才輸送”的閉環,致力于做電子工程師的夢工廠,打造“真正有就業保障的電子工程師職業教育平臺”。幫助電子人快速成長,實現升職加薪。

                                                                                                  亚洲精品免费看>>在线免费观看视频>>亚洲精品免费看